钻石生活智能打造 酷睿i5优势全面解析

Nehalem架构缓存结构图

　　上图为Nehalem架构缓存结构图，从图中我们可以了解到其三级缓存由四颗核心完全共享，它几乎可以处理所有的一致性流量问题，同时不需要单独打扰每颗独立核心自己的L1、L2缓存。如果L3缓存没有命中，那么我们需要访问的数据也不在L1或者L2中，此时也不需要侦听所有核心。如果L3缓存命中成功，它还可以作为侦听过滤器。

　　Nehalem的每个核心有64KB的L1和256KB的L2在L3缓存中保留数据，因此在总共的8MB L3中，有1MB-1.25MB的数据与前两级缓存相同。

　　为了提高缓存利用效率，Nehalem使用了MESIF缓存一致性协议（全称为MESIF cache coherency protocol），在它的L3缓存中的每一个缓存行里，有4bit用作核心确认，以此表明是哪一个核心在它私有的缓存里具有这个行的数据备份。如果某个核心确认位设置位0，则那颗核心就不具有该行的数据备份；如果两个以上核心的确认位都有效，设置为1，那么该缓存行就被确定为未被修改的，任何一个核心的缓存行都不能够进入更改模式；当4颗核心确认位都是0时，就不需要对其它内核做侦听，而只有1个位是有效时，则只需要侦听那1颗核心。这种仲裁机制让Nehalem的L3缓存避免了每个核心数据一致性错误，带来更多带宽。

●　北桥彻底消失 DMI总线成FSB替代者

　　08年11月发布的LGA1366接口Nehalem处理器虽然已经引入了先进的QPI总线概念，但是在主板上用户依然可以看到北桥的身影。其对PCIe总线的控制依然由北桥方面提供。但此时的QPI总线架构与原FSB架构的产品已经发生了至的变化，其总线高达25.6GB/s的带宽已经远远超越了FSB的频率限制。但即将发布的酷睿i5系列却采用了仅为2GB/s带宽的DMI总线。这样的数据带宽与25.6GB/s的数据带宽相比简直是天壤之别。Intel为何要选用这样低的DMI总线给大众消费者呢？

LGA1156接口Clarkdale架构图（图片来自超能网）

　　上图为Clarkdale核心32nm酷睿i3架构图，由于与酷睿i5处理器架构相同，我们可以用其作为参考为您详细讲解DMI总线。在P55主板上，我们已经完全看不到北桥芯片的踪影，只剩下了一个名为PCH的芯片用来支持外接设备。原来，在P55平台中，北桥功能已经完全被整合在了CPU当中，就连最后的PCIe总线也被整合到其中。这样一来，CPU对PCIe总线和内存的控制就完全交给了自己，这也是LGA1156与LGA1366最大的不同，当然其内部通信依然是数据量惊人的QPI总线。（绿色与红色线框部分）。而PCH芯片部分（蓝色线框部分）虽然相比原来的南桥芯片功能上更为丰富，但其性质大体相同，它与CPU间同样不需要交换太多数据，因此连接总线采用DMI已足够了。所以，看似带宽降低的DMI总线实质上是彻底释放了北桥压力，换来的是更高的性能