Nehalem普及神器 酷睿i5核心技术解析

　　与原Core架构四核系列不同的是，Nehalem架构并没有将两颗双核处理器Die封装在一起组成四核产品，而是采用了原生四核心设计。引人注意的是，Nehalem架构还将三级缓存引入其中。其L1缓存的设计与酷睿微架构相同，而L2缓存则采用超低延迟的设计，不过容量大大降低，每个内核仅有256KB，新加入的L3缓存采用共享式设计。即将发布的LGA1156接口酷睿i7/i5处理器与目前市场中的LGA1366酷睿i7系列相同，均配备了8MB的三级缓存。

Nehalem架构缓存结构图

　　上图为Nehalem架构缓存结构图，从图中我们可以了解到其三级缓存由四颗核心完全共享，它几乎可以处理所有的一致性流量问题，同时不需要单独打扰每颗独立核心自己的L1、L2缓存。如果L3缓存没有命中，那么我们需要访问的数据也不在L1或者L2中，此时也不需要侦听所有核心。如果L3缓存命中成功，它还可以作为侦听过滤器。

　　Nehalem的每个核心有64KB的L1和256KB的L2在L3缓存中保留数据，因此在总共的8MB L3中，有1MB-1.25MB的数据与前两级缓存相同。

　　为了提高缓存利用效率，Nehalem使用了MESIF缓存一致性协议（全称为MESIF cache coherency protocol），在它的L3缓存中的每一个缓存行里，有4bit用作核心确认，以此表明是哪一个核心在它私有的缓存里具有这个行的数据备份。如果某个核心确认位设置位0，则那颗核心就不具有该行的数据备份；如果两个以上核心的确认位都有效，设置为1，那么该缓存行就被确定为未被修改的，任何一个核心的缓存行都不能够进入更改模式；当4颗核心确认位都是0时，就不需要对其它内核做侦听，而只有1个位是有效时，则只需要侦听那1颗核心。这种仲裁机制让Nehalem的L3缓存避免了每个核心数据一致性错误，带来更多带宽。